- D Flip-flop:
- Componenti richiesti:
- D Schema e spiegazione del circuito del flip-flop:
- Dimostrazione pratica di D Flip-Flop:
Il termine digitale in elettronica rappresenta la generazione, l'elaborazione o la memorizzazione dei dati sotto forma di due stati. I due stati possono essere rappresentati come ALTO o BASSO, positivo o non positivo, impostato o ripristinato che è in definitiva binario. L'alto è 1 e il basso è 0 e quindi la tecnologia digitale è espressa come serie di 0 e 1. Un esempio è 011010 in cui ogni termine rappresenta un singolo stato. Pertanto, questo processo di latch nell'hardware viene eseguito utilizzando determinati componenti come latch o Flip-flop, Multiplexer, Demultiplexer, Encoder, Decoder e così via, chiamati collettivamente come circuiti logici sequenziali.
Quindi, discuteremo dei Flip-flop chiamati anche latch. I latch possono anche essere intesi come multivibratore bistabile come due stati stabili. Generalmente, questi circuiti di latch possono essere attivi-alti o attivi-bassi e possono essere attivati rispettivamente da segnali HIGH o LOW.
I tipi comuni di infradito sono,
- Flip-flop RS (RESET-SET)
- D Flip-flop (dati)
- JK Flip-flop (Jack-Kilby)
- T Flip-flop (Toggle)
Dei tipi di cui sopra, solo i flip-flop JK e D sono disponibili nel formato IC integrato e sono anche ampiamente utilizzati nella maggior parte delle applicazioni. Qui, in questo articolo andremo a discutere di tipo D Flip Flop.
D Flip-flop:
D I flip-flop vengono utilizzati anche come parte degli elementi di archiviazione della memoria e dei processori di dati. Il flip-flop D può essere costruito utilizzando gate NAND o con gate NOR. Grazie alla sua versatilità sono disponibili come pacchetti IC. Le principali applicazioni del flip-flop D sono l'introduzione del ritardo nel circuito di temporizzazione, come buffer, campionando i dati a intervalli specifici. Il flip-flop D è più semplice in termini di collegamento del cablaggio rispetto al flip-flop JK. Qui stiamo usando le porte NAND per dimostrare il flip flop D.
Ogni volta che il segnale di clock è BASSO, l'ingresso non influenzerà mai lo stato dell'uscita. Il clock deve essere alto affinché gli ingressi si attivino. Pertanto, il flip-flop D è un latch bistabile controllato in cui il segnale di clock è il segnale di controllo. Ancora una volta, questo viene diviso in flip-flop D innescato dal fronte positivo e flip-flop D attivato dal fronte negativo. Pertanto, l'output ha due stati stabili in base agli input che sono stati discussi di seguito.
Tabella della verità di D Flip-Flop:
|
Orologio |
INGRESSO |
PRODUZIONE |
|
|
D |
Q |
Q ' |
|
|
BASSO |
X |
0 |
1 |
|
ALTA |
0 |
0 |
1 |
|
ALTA |
1 |
1 |
0 |
D (Data) è lo stato di ingresso per il flip-flop D. Q e Q 'rappresentano gli stati di uscita del flip-flop. Secondo la tabella, in base agli ingressi l'uscita cambia il suo stato. Ma la cosa importante da considerare è che tutto ciò può avvenire solo in presenza del segnale di clock. Funziona esattamente come il flip-flop SR solo per gli ingressi gratuiti.
Rappresentazione del flip-flop D utilizzando porte logiche:
|
INGRESSO |
PRODUZIONE |
|
|
Ingresso 1 |
Ingresso 2 |
Uscita 3 |
|
0 |
0 |
1 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
Pertanto, confrontando la tabella di verità della porta NAND e applicando gli input come indicato nella tabella di verità del flip-flop D, è possibile analizzare l'output. Analizzando l'assieme di cui sopra come una struttura a tre stadi considerando lo stato precedente (Q ') pari a 0
quando D = 1 e CLOCK = HIGH
Uscita: Q = 1, Q '= 0. Il funzionamento è corretto.
PRESET e CLEAR:
Il flip flop D ha altri due ingressi, ovvero PRESET e CLEAR. Un segnale HIGH al pin CLEAR farà reimpostare l'uscita Q che è 0. Allo stesso modo un segnale HIGH al pin PRESET farà sì che l'uscita Q imposti che è 1. Quindi il nome stesso spiega la descrizione dei pin.
|
Orologio |
INGRESSO |
PRODUZIONE |
|||
|
PRESET |
CHIARO |
D |
Q |
Q ' |
|
|
X |
ALTA |
BASSO |
X |
1 |
0 |
|
X |
BASSO |
ALTA |
X |
0 |
1 |
|
X |
ALTA |
ALTA |
X |
1 |
1 |
|
ALTA |
BASSO |
BASSO |
0 |
0 |
1 |
|
ALTA |
BASSO |
BASSO |
1 |
1 |
0 |
Pacchetto IC:
L' IC utilizzato qui è HEF4013BP (flip-flop di tipo Dual D). È un pacchetto a 14 pin che contiene 2 flip-flop D individuali al suo interno. Di seguito sono riportati il diagramma dei pin e la relativa descrizione dei pin.
|
PIN |
Descrizione PIN |
|
Q |
Vero output |
|
Q ' |
Risultato dei complimenti |
|
CP |
Ingresso orologio |
|
CD |
Ingresso CLEAR-Direct |
|
D |
Inserimento dati |
|
SD |
Ingresso PRESET-Direct |
|
V SS |
Terra |
|
V DD |
Tensione di alimentazione |
Componenti richiesti:
- IC HEF4013BP (flip-flop Dual D) - 1No.
- LM7805 - 1No.
- Interruttore tattile - 4No.
- Batteria da 9V - 1No.
- LED (Verde - 1; Rosso - 1)
- Resistori (1kὨ - 4; 220kὨ -2)
- Breadboard
- Cavi di collegamento
D Schema e spiegazione del circuito del flip-flop:
Qui abbiamo usato IC HEF4013BP per dimostrare il circuito D Flip Flop, che ha due flip flop di tipo D all'interno. L'alimentatore IC HEF4013BP V DD varia da 0 a 18V ei dati sono disponibili nella scheda tecnica. L'istantanea sotto lo mostra. Poiché abbiamo utilizzato il LED in uscita, la sorgente è stata limitata a 5V.
Abbiamo utilizzato un regolatore LM7805 per limitare la tensione del LED.
Dimostrazione pratica di D Flip-Flop:
I pulsanti D (Data), PR (Preset), CL (Clear) sono gli ingressi per il flip-flop D. I due LED Q e Q 'rappresentano gli stati di uscita del flip-flop. La batteria da 9V funge da ingresso per il regolatore di tensione LM7805. Quindi, l'uscita 5V regolata viene utilizzata come alimentazione Vcc e pin all'IC. Pertanto, per diversi ingressi in D l'uscita corrispondente può essere vista tramite i LED Q e Q '.
I pin CLK, CL, D e PR vengono normalmente abbassati nello stato iniziale come mostrato di seguito. Quindi, lo stato di ingresso predefinito sarà BASSO su tutti i pin. Pertanto, lo stato iniziale secondo la tabella di verità è come mostrato sopra. Q = 1, Q '= 0.
Di seguito abbiamo descritto i vari stati del Flip-Flop di tipo D utilizzando il circuito del flip flop D realizzato su breadboard.
Stato 1:
Orologio - BASSO; D - 0; PR - 0; CL - 1; Q - 0; Q '- 1
Per gli ingressi di Stato 1 il led ROSSO si accende indicando che Q 'è ALTO e il led VERDE indica che Q è BASSO. Come discusso in precedenza, quando CLEAR è impostato su HIGH, Q viene reimpostato su 0 e può essere visto sopra.
Stato 2:
Orologio - BASSO; D - 0; PR - 1; CL - 0; Q - 1; Q '- 0
Per gli ingressi di Stato 2 il led VERDE si accende indicando che Q è ALTO e il led ROSSO indica che Q 'è BASSO. Come discusso sopra, quando PRESET è impostato su HIGH, Q è impostato su 1 e può essere visto sopra.
Stato 3: Orologio - BASSO; D - 0; PR - 1; CL - 1; Q - 1; Q '- 1
Per gli ingressi di Stato 3 si accendono i led ROSSO e VERDE indicando che Q e Q 'inizialmente sono ALTI. Quando PR e CL vengono abbassati rilasciando i pulsanti, lo stato si cancella.
Stato 4: Orologio - ALTO; D - 0; PR - 0; CL - 0; Q - 0; Q '- 1
Per gli ingressi di Stato 4 il led ROSSO si accende indicando che Q 'è ALTO e il led VERDE indica che Q è BASSO. Questo stato è stabile e rimane lì fino al successivo clock e input. Poiché il CLOCK è attivato sul fronte da LOW a HIGH, il pulsante di ingresso D deve essere premuto prima di premere il pulsante CLOCK.
Stato 5: Orologio - ALTO; D - 1; PR - 0; CL - 0; Q - 1; Q '- 0
Per gli ingressi di Stato 5 il led VERDE si accende indicando che Q è ALTO e il led ROSSO indica che Q 'è BASSO. Anche questo stato è stabile e rimane lì fino al successivo clock e input. Poiché il CLOCK è attivato sul fronte da LOW a HIGH, il pulsante di ingresso D deve essere premuto prima di premere il pulsante CLOCK.
