Jk flip

Il termine digitale in elettronica rappresenta la generazione, l'elaborazione o la memorizzazione dei dati sotto forma di due stati. I due stati possono essere rappresentati come ALTO o BASSO, positivo o non positivo, impostato o ripristinato che è in definitiva binario. L'alto è 1 e il basso è 0 e quindi la tecnologia digitale è espressa come serie di 0 e 1. Un esempio è 011010 in cui ogni termine rappresenta un singolo stato. Pertanto, questo processo di latch nell'hardware viene eseguito utilizzando determinati componenti come latch o Flip-flop, Multiplexer, Demultiplexer, Encoder, Decoder e così via, chiamati collettivamente come circuiti logici sequenziali.

Quindi, discuteremo dei Flip-flop chiamati anche latch. I latch possono anche essere intesi come multivibratore bistabile come due stati stabili. Generalmente, questi circuiti di latch possono essere attivi-alti o attivi-bassi e possono essere attivati rispettivamente da segnali HIGH o LOW.

I tipi comuni di infradito sono,

Flip-flop RS (RESET-SET)
D Flip-flop (dati)
JK Flip-flop (Jack-Kilby)
T Flip-flop (Toggle)

Dei tipi di cui sopra, solo i flip-flop JK e D sono disponibili nel formato IC integrato e sono anche ampiamente utilizzati nella maggior parte delle applicazioni. Qui in questo articolo parleremo di JK Flip Flop.

Flip-flop JK:

Il nome JK flip-flop è definito dall'inventore Jack Kilby di Texas Instruments. Grazie alla sua versatilità sono disponibili come pacchetti IC. Le principali applicazioni del flip-flop JK sono i registri Shift, i registri di memorizzazione, i contatori e i circuiti di controllo. Nonostante il semplice cablaggio del flip-flop di tipo D, il flip-flop JK ha una natura alternata. Questo è stato un ulteriore vantaggio. Quindi vengono utilizzati principalmente nei contatori e nella generazione di PWM, ecc. Qui stiamo usando porte NAND per dimostrare il flip flop JK

Ogni volta che il segnale di clock è BASSO, l'ingresso non influenzerà mai lo stato dell'uscita. Il clock deve essere alto affinché gli ingressi si attivino. Pertanto, il flip-flop JK è un latch bistabile controllato in cui il segnale di clock è il segnale di controllo. Pertanto, l'output ha due stati stabili in base agli input che sono stati discussi di seguito.

Tabella della verità di JK Flip Flop:

Orologio	INGRESSO	PRODUZIONE
RIPRISTINA	J	K	Q	Q '
X	BASSO	X	X	0	1
ALTA	ALTA	0	0	Nessun cambiamento
ALTA	ALTA	0	1	0	1
ALTA	ALTA	1	0	1	0
ALTA	ALTA	1	1	Attiva / disattiva
BASSO	ALTA	X	X	Nessun cambiamento
ALTA	ALTA	X	X	Nessun cambiamento
ALTA	ALTA	X	X	Nessun cambiamento

J (Jack) e K (Kilby) sono gli stati di ingresso per il flip-flop JK. Q e Q 'rappresentano gli stati di uscita del flip-flop. Secondo la tabella, in base agli input, l'uscita cambia il suo stato. Ma la cosa importante da considerare è che tutto ciò può avvenire solo in presenza del segnale di clock. Funziona come il flip-flop SR per gli ingressi gratuiti e il vantaggio è che ha la funzione di commutazione.

Rappresentazione di JK Flip-Flop utilizzando Logic Gates:

Pertanto, confrontando la tabella di verità della porta NAND a tre e due ingressi e applicando gli ingressi come indicato nella tabella di verità del flip-flop JK, l'output può essere analizzato. Analizzando l'assieme di cui sopra come una struttura a due stadi considerando lo stato precedente (Q ') pari a 0

Quando J = 1, K = 0 e CLOCK = HIGH

Uscita: Q = 1, Q '= 0. Il funzionamento è corretto.

RIPRISTINA:

Il pin RESET deve essere attivo ALTO. Tutti i pin diventeranno inattivi su LOW al pin RESET. Quindi, questo perno si solleva sempre e può essere abbassato solo quando necessario.

Pacchetto IC:

Q	Vero output
Q '	Risultato dei complimenti
OROLOGIO	Ingresso orologio
J	Inserimento dati 1
K	Inserimento dati 2
RIPRISTINA	RESET diretto (basso attivato)
GND	Terra
V _CC	Tensione di alimentazione

L'IC utilizzato è MC74HC73A (doppio flip-flop di tipo JK con RESET). È un pacchetto a 14 pin che contiene 2 flip-flop JK individuali all'interno. Sopra è il diagramma dei pin e la corrispondente descrizione dei pin.

Componenti richiesti:

IC MC74HC73A (flip-flop doppio JK) - 1No.
LM7805 - 1No.
Interruttore tattile - 4No.
Batteria da 9V - 1No.
LED (Verde - 1; Rosso - 1)
Resistori (1kὨ - 4; 220kὨ -2)
Breadboard
Cavi di collegamento

Schema e spiegazione del circuito del flip-flop JK:

La fonte di alimentazione IC V _DD varia da 0 a + 7V ei dati sono disponibili nella scheda tecnica. L'istantanea sotto lo mostra. Inoltre abbiamo utilizzato LED in uscita, la sorgente è stata limitata a 5V per controllare la tensione di alimentazione e la tensione di uscita CC.

Abbiamo utilizzato un regolatore LM7805 per limitare la tensione del LED.

Dimostrazione pratica e funzionamento del flip-flop JK:

I pulsanti J (Data1), K (Data2), R (Reset), CLK (Clock) sono gli ingressi per il flip-flop JK. I due LED Q e Q 'rappresentano gli stati di uscita del flip-flop. La batteria da 9V funge da ingresso per il regolatore di tensione LM7805. Quindi, l'uscita 5V regolata viene utilizzata come alimentazione Vcc e pin all'IC. Pertanto, per diversi ingressi in D l'uscita corrispondente può essere vista tramite i LED Q e Q '.

I perni J, K, CLK vengono normalmente abbassati e il perno R viene sollevato. Quindi, lo stato di ingresso predefinito sarà BASSO su tutti i pin tranne R che è lo stato di funzionamento normale. Pertanto, lo stato iniziale secondo la tabella di verità è come mostrato sopra. Q = 1, Q '= 0. I LED utilizzati sono limitati in corrente utilizzando una resistenza da 220 Ohm.

Nota: poiché il CLOCK è attivato dal fronte HIGH a LOW, entrambi i pulsanti di ingresso devono essere tenuti premuti fino a rilasciare il pulsante CLOCK.

Di seguito abbiamo descritto i vari stati di JK Flip-Flop utilizzando un circuito Breadboard con IC MC74HC73A. Di seguito viene fornito anche un video dimostrativo:

Stato 1:

Orologio– ALTO; J - 0; K - 1; R - 1; Q - 0; Q '- 1

Per gli ingressi di Stato 1 il led ROSSO si accende indicando che Q 'è ALTO e il led VERDE indica che Q è BASSO. Il funzionamento può essere verificato con la tabella della verità.

Nota: R è già sollevato, quindi non è necessario premere il pulsante per farlo 1.

Stato 2: Clock– HIGH; J - 1; K - 0; R - 1; Q - 1; Q '- 0

Per gli ingressi di Stato 2 il led VERDE si accende indicando che Q è ALTO e il led ROSSO indica che Q 'è BASSO. Lo stesso può essere verificato con la tabella della verità.

Stato 3: Orologio– ALTO; J - 1; K - 1; R - 1; Q / Q '- Alterna tra due stati

Per gli ingressi di Stato 3 i led ROSSO e VERDE si accendono alternativamente per ogni impulso di clock (fronte da HIGH a LOW) indicando l'azione di commutazione. L'uscita passa dallo stato precedente a un altro e questo processo continua per ogni impulso di clock.

Per il primo impulso di clock con J = K = 1

Per il secondo impulso di clock con J = K = 1

Stato 4: Orologio– BASSO; J - 0; K - 0; R - 0; Q - 0; Q '- 1

Nota: R è già tirato su, quindi dobbiamo premere il pulsante per renderlo 0.

L'uscita State 4 mostra che le modifiche all'ingresso non hanno effetto in questo stato. Il led ROSSO di uscita si accende indicando che Q 'è ALTO e il led VERDE indica che Q è BASSO. Questo stato è stabile e rimane lì fino al clock successivo e l'ingresso viene applicato con RESET come impulso ALTO.

Stato 5: gli stati rimanenti sono stati Nessun cambiamento durante i quali l'uscita sarà simile allo stato dell'uscita precedente. Le modifiche non influiscono sugli stati di output, è possibile verificare con la tabella di verità sopra.

Il funzionamento completo e tutti gli stati sono mostrati anche nel video sottostante.

Flip-flop JK:

Componenti richiesti:

Schema e spiegazione del circuito del flip-flop JK:

Dimostrazione pratica e funzionamento del flip-flop JK:

Scelta dell'editore